> Verlagsreihe
-
Band 31:
Advanced heterogeneous memory subsystems for energy-constrained computing = Fortgeschrittene heterogene Speichersubsysteme für Computersysteme mit limitiertem Energieverbrauch Deepak Molly Mathew
Kaiserslautern: Technische Universität Kaiserslautern, [2021]
-
Band 29:
Implementation issues of flexible high-throughput turbo-code decoders for high code rates = Implementierungsaspekte flexibler Turbo-Code Dekodierer für hohe Durchsätze und hohe Code Raten Stefan Weithoffer
Kaiserslautern: Technische Universität Kaiserslautern, [2018]
-
Band 25:
Architectural exploration of carrier synchronization for TDMA based satellite communication systems = Exploration von Architekturen zur Trägersynchronisationen in TDMA basierten Satellitenkommunikationssystemen Imran Ali
Kaiserslautern: Technische Universität Kaiserslautern, [2017]
-
Band 26:
System-level modeling, analysis and optimzation of DRAM memories and controller architectures = Modellierung, Analyse und Optimierung von DRAM-Speichern und deren Controller-Architekturen Matthias Jung
Kaiserslautern: Technische Universität Kaiserslautern, [2017]
-
Band 27:
Implementation aspects of binary and non-binary low-density parity-check decoders = Implementierungsaspekte binärer und nicht-binärer Kanaldecodierer Philipp Schläfer
Kaiserslautern: Technische Universität Kaiserslautern, [2017]
-
Band 24:
A new approach to efficient heterogeneous computing = Ein neuer Ansatz für effiziente, heterogene Datenverarbeitung Christian Brugger
Kaiserslautern: Technische Universität Kaiserslautern, [2016]
-
21:
Reliable and flexible Multi-Standard trellis decoding architectures = Zuverlässige und flexible Multi-Standard Architekturen zur Trellis Dekodierung Christian Brehm
Kaiserslautern: Techn. Univ. Kaiserslautern, 2014
-
18:
Architectures for high-throughput and reliable iterative channel decoders = Architekturen für schnelle und zuverlässige iterative Kanal-Decoder Matthias May
Kaiserslautern: Techn. Univ., 2013
-
19:
Standard compliant ultra high throughput turbo code decoders = Standardkompatible Turbo Code Dekodierer für sehr hohe Durchsätze Thomas Ilnseher
Kaiserslautern: Techn. Univ., 2013
-
15:
Implementation aspects of advanced channel decoding = Implementierungsaspekte fortschrittlicher Kanaldecodierungsverfahren Matthias Alles
Kaiserslautern: Techn. Univ., 2010
-
11:
Application and standard driven LDPC code decoder development = LDPC Code Decoder Entwicklung nach Applikationen und Standards Torben Brack
Kaiserslautern: Techn. Univ., 2008
-
12:
Issues on efficient network-on-chip design = Aspekte des effizienten Network-on-Chip-Entwurfs Christian Neeb
Kaiserslautern: Techn. Univ., 2008
-
10:
A reconfigurable application-specific instruction-set processor for trellis-based channel decoding Timo Vogt
Kaiserslautern: Techn. Univ., 2008
-
9:
Design space exploration of memory-dominated 3G baseband receivers = Design-Exploration von speicherdominanten 3G Basisband-Empfängern Armin Wellig
Kaiserslautern: Techn. Univ., 2007
-
8:
Implementation issues of low density parity check decoders = Implementierungsaspekte von Low-density-parity-check-Decodern Frank Kienle
Kaiserslautern: Techn. Univ., 2006
-
7:
Parallel interleaving architectures for high throughput turbo-decoders = Parallele "Interleaving" Architekturen für Turbo-Decoder mit hohem Durchsatz Michael J. Thul
Kaiserslautern: Universität Kaiserslautern, 2005
-
6:
Efficient VLSI architectures for multi-mode channel decoder = Effiziente VLSI Architekturen für multi-mode Kanal Decoder Gerd Kreiselmaier
Kaiserslautern: Techn. Univ., 2003
-
4:
Implementation of turbo-decoders on programmable architectures Heiko Michel
Kaiserslautern: Univ., 2002
-
3:
Implementation issues of turbo decoders von Alexander Worm
Kaiserslautern: Lehrst. für Mikroelektron. Systeme der Univ., 2001